⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63 - 7011

@Int Cl 4

識別記号

庁内整理番号

匈公開 昭和63年(1988) 1月12日

H 03 K 3/295

8626-5J

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

ヒステリシス内蔵電圧比較器

20特 願 昭61-151952

仁

砂出 願 昭61(1986)6月27日

砂発 明 者

弘美

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

勿発 明 者 石 Ш

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

20代 理 人 弁理士 大岩 増雄 外2名

1. 発明の名称

ヒステリシス内蔵電圧比較器

2.特許額求の鉱卵

ペースを入力端子に接続した入力トランジスタ のエミックにそのペースを接続した第1の袋動地 帽用トランジスタと、ペースを基準電位点に接続 した基準入力トランジスタのエミックにそのペー スを接続しエミックを前記第1の差動増幅用トラ ンジスクのエミッタに接続した第2の差動増幅用 トランジスクとから構成される差動増幅器を有す る電圧比較器において、前記第1の差動増幅用ト ランジスクのコレクタを前記基準電位点に接続し たことを特徴とするヒステリシス内蔵電圧比較器。 3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は、例えば発振器,検出回路等に利用 されるヒステリシス内蔵電圧比較器に関するもの である。

〔従来の技術〕

第2図は従来使用されているヒステリシス内蔵 電圧比較器を示す回路図である。この図において、 1は電圧がVecの電源に接続された電源機子、2 はGND媚子、3は入力蝎子、4は山力蝴子、5 は基準電位点、6は入力トランジスク(以下トラ ンジスタを単にTrという)、7は基準入力Tr、 8,9は差勁増幅器を構成するTr、10,11 は前記入力でで6、基準入力でで7に世流を供給 する定電流源、12は前記Tr8,9に電流を供 給する定電流源、13は出力駆動点、14は出力 Tェ、15,17,18はそれぞれ抵抗値がR; R s, R sである抵抗器、19はそのオン, オフに より基準電位の増減を直接制御するTェ、16, 20,21は前記出力Trl4,Trl9の制御 用の抵抗器である。なお、ここで入力で16,基 準入力Tr7, Tr8, 9はPNP型, 出力Tr 14, Tr 19はNPN型である。

次に動作について説明する。

入力端子3に基準電位点5の基準電位に比べ て十分高い電圧が加わっていると、Tr8がオフ

(1)

し、Tr9がオンする。すると、出力駆動点13 は "H" 状態になり、出力順子4は "L" になる。 またこの時、Tr19はオンするので、基準入力 Tr7の入力電流 I・γを無視すると、基準電位 点5の基準電位は

から、Trl 9のコレクターエミッタ関電圧をVcs とすると

$$(V cc - V cs) \times \frac{R_s}{R_s + R_s} \cdots \cdots (2)$$

に下がり、入力端子3がとれ以下の電圧になって、 はじめて出力端子4は´H´になる。ととで、 V ca は 0 . 0 5 ~ 0 . 2 V 程度である。

反対に入力 端子 3 に 基準 電位点 5 の 基準電位に 比べて 十分低い電圧が加わっていると、 T r 8 が オンし、 T r 9 がオフする。その時、出力 端子 4 は "H"となる。またこの時、 T r 1 9 はオフす るので、 基準電位点 5 の 基準電位は第(1)式のよう に上がり、入力 端子 3 にこれ以上の電圧が加わっ てはじめて出力 嫡子 4 は "L"になる。

(3)

接続したものである。

(作用

ての発明においては、第1の差動増幅用Trが 導通した時、基準電位点の電圧が変化し、この変 化分がヒステリシス電圧となる。

(実施例)

第1 図はての発明のヒステリシス内蔵電圧比較器の一実施例を示す回路図である。 この図において、第2 図と向一符号は同一部分を示し、2 2 はその抵抗値がR。 であるパイアス用の抵抗器、2 3 は第1 の差動増幅用TrとしてのPNP型のTr、2 4 は第2 の差動増幅用TrとしてのPNP型のTrである。

次に動作について説明する。

すなわち第(1)式-第(2)式

 $\{ Vec \times \frac{R_s + R_s}{R_1 + R_a + R_s} \}$ ~ $\{ Vec - Ves \} \times \frac{R_s}{R_1 + R_a} \cdots (3)$ がヒステリシス電圧となる。

[発明が解決しようとする問題点]

上記のような従来のヒステリンス内蔵電圧比較器では、Tr19のオン,オフによってヒステリンスを作っていたので、Tr19およびそれに付随する抵抗器20,21が必要でコスト高になるうえ、第(3)式で示したヒステリシス電圧にTr19のコレクターエミック関電圧Vesが入るため、その特度を十分に高くできないという関題点があった。

この発明は、かかる問題点を解消するためになされたもので、素子数を減らしてコストを低額できるとともに、容易に、かつ特度よくヒステリレス関圧を設定できるヒステリレス内蔵電圧比較器を得ることを目的とする。

[関照点を解決するための手段]

この発明に係るヒステリシス内蔵電圧比較器は、 第1の差動増幅用Trのコレクタを基準電位点に

(4)

入力電流 「** を無視すると

から

だけ上がる。したがって、この後は入力端子3の電圧がこれ以上になってはじめて出力鎖子4が「L」になる。

反対に、入力場子3に基準電位点5の基準電位に比べて十分高い電圧が加わっていると、Tr 23がオフし、Tr24がオンする。そして、このときには出力調子は"L"となるとともに、Tr 23のコレクタから基準電位点5に電流は流れないので基準電位は第(4)式のようになり、入力場子 3がこれ以下になってはじめて出力端子が"H"になる。

すなわち、この発明では第(5)式がヒステリシス 電圧となり、これを従来回路の第(3)式と比較する と一見して分かるように式が簡単であり、コレク ターエミック間電圧Vcmのような不安定な要素を 含まないため、特度も向上する。

(6)

(6)

なお、上記実施例では、PNPTr 差動入力を用いたが、NPNTr 差動入力を用いてトランジスクの極性をすべて遊導電型に構成しても同様の効果を期待することができることはいうまでもない。

(発明の効果)

この発明は以上説明したとおり、第1の差動増幅用Trのコレクタを基準電位点に接続したので、従来より素子数が少なくなりコスト低下ができるうえ、容易に、かつ精度よくヒステリシス電圧が設定できるという効果がある。

4. 図面の簡単な説明

5.

22-\$

第1 図はこの発明のヒステリシス内蔵電圧比較 器の一実施例を示す回路図、第2 図は従来のヒステリシス内蔵電圧比較器を示す回路図である。

図において、1は電源端子、2はGND端子、3は入力端子、4は出力端子、5は基準電位点、6は入力Tr、7は基準入力Tr、10,11,12は定電流源、13は出力駆動点、14は出力Tr、15,16,22は抵抗器、23,24は

Trである。

なお、各図中の同一符号は関一または相当部分 を示す。


代理人 大 岩 增 维 (外 2 名)

(7)

第 1 図 12-日 12-日 12-日 10 4 13

-16

(8)



以上

手 統 補 正 杏 (自発) 6 2 5 年 9 昭和 В

特許庁長官殿

特顧昭 61-151952号 1.事件の表示

ヒステリシス内蔵電圧比較器 2. 発明の名称

3. 補正をする者

事件との関係 特許出願人

東京都千代田区丸の内二丁目2番3号 住 所 名 称

(601) 三菱電機株式会社

代表者 志 岐 守 哉

4.代理人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄 氏 名

(連絡先03(213)3421特許部)







(1)


(2)

5. 補正の対象

6 . 補正の内容

第1回を別紙のように補正する。

図面



1:質源端子 10.11(12: 定信依洪 13: 出力虾動点 14: 出力 Tr 15.16,22: 抵抗器 23,2: Tr

---66---